送交者: WillyUSA2 于 2006-1-24, 01:00:58:

回答: 九个月从设计到流片成功绝对不可能 由 WillyUSA2 于 2006-1-24, 00:54:54:

Synopsys和Cadence的软件做ASIC还可以，做uPC绝对不够。clock tree, signal integrity, power/ground,等都需要特别定制的软件，而且中芯国际的cell library还不过关。这帮人吹牛连门都没入。

加跟贴